על פי אנאנדטק , JEDEC (איגוד הטכנולוגיה המוצק המוצק המפרסם סטנדרטים תעשייתיים למיקרואלקטרוניקה כולל זיכרון DDR) פרסמה את המפרט הסופי הסטנדרטי עבור DDR5 SDRAMs הקרובים. תקן DDR5 מגדיל את העוצמה והביצועים של זיכרון DDR, מכפיל את מהירויות הזיכרון המקסימליות תוך שהוא מגדיל משמעותית את גודל הזיכרון. צפוי כי המכשירים החדשים יושקו מהסטנדרט החדש בשנת 2021 ברמת השרת, לפני שהם ישוחררו למחשבים ומכשירים אחרים במועד מאוחר יותר. המוקד העיקרי של תקן DDR5 הוא שיפור צפיפות וזיכרון הזיכרון. ומספקים מהירויות של עד 6.4 ג'יגה-סיבייט לשנייה וקיבולות של עד 128 ג'יגה-בייט.
קרא גם:
כל מה שצריך לדעת על זיכרון RAM, מה זה ומה המשמעות של המונחים הקשורים אליו?
זיכרון DDR5 בהשוואה לקודמיו
| DDR5 | DDR4 | DDR3 | LPDDR5 | |
| צפיפות השקופיות (Die) היא מקסימאליתצפיפות מקס | 64 גיגה | 16 ג'יגה | 4 ג'יגה | 32 ג'יגה |
| קיבולת זיכרון UDIMM מרביתגודל מקסימלי UDIMM (DSDR) | 128 ג'יגה-בייט | 32 GB | 8 GB | N / A |
| שיעור נתונים מרבישיעור העברת נתונים מרבי | 6.4 ג'יגה-סיביות | 3.2 ג'יגה-סיביות | 1.6 Gbps | 6.4 ג'יגה-ביט לשנייה |
| ערוציםערוצים | 2 | 1 | 1 | 1 |
| רוחב זיכרון כולל (רוחב זיכרון שאינו ECC) |
64 סיביות (2X32 סיביות) |
64 סיביות | 64 סיביות | 16 סיביות |
| בנקים (לקבוצה) מספר נפחים (לקבוצה) |
4 | 4 | 8 | 16 |
| קבוצות בנקמספר קבוצות האחסון | 8/4 | 4/2 | 1 | 4 |
| אורך פרץ | BL16 | BL8 | BL8 | BL16 |
| מתח (Vdd) | 1.1v | 1.2 v | 1.5 v | 1.05 v |
| Vddq | 1.1v | 1.2 v | 1.5 v | 0.5v |
זיכרונות צפופים, סטוצים גדולים יותר
בהשוואה לתקן DDR4 הקודם, זהו השינוי הצרכני הברור ביותר. DDR5 מעוצב בתקנים שיאפשרו לך לקנות זיכרון בהספק של עד 64 ג'יגה-בייט, שגודל פי 4 מהקיבולת של זיכרון DDR4 של 16 ג'יגה-בייט. כמובן שלא נראה תחילה זיכרונות בעלי קיבולת גבוהה, שכן היכולות של היצרנים אינם מאפשרים זאת. בעוד ששיפור המהירות מ- DDR5 יהיה מיידי, שיפורי הקיבולת יהיו מצטברים ככל שעוצמת הייצור של היצרנים משתפרת.
הצגת JEDEC DDR5. מקור אנאנדק .
מהירות מהירה יותר
חדש חשוב ב- DDR5 הוא רוחב הפס הזיכרון מוגדל. JEDEC מחפשת להתחיל את הדברים בצורה הרבה יותר אגרסיבית מהרגיל עבור מפרט הזיכרון DDR הזה. בדרך כלל תקן חדש מתרחק מדרכו של קודמו, בדיוק כפי שעשה עם המעבר מ- DDR3 ל- DDR4, שם DDR3 עצר במהירות של 1.6 גיגה-ביט לשנייה ו DDR4 התחיל משם. אבל עבור DDR5, JEDEC שואפת הרבה יותר גבוה, כאשר הקבוצה מצפה להשיק במהירות 4.8 ג'יגה-סיביות לשנייה, שהיא מהירה יותר ב -50% מהמהירות העליונה של 3.2 Gbps של DDR4. בשנים הקרובות תקן המפרט הנוכחי יאפשר שיעורי נתונים של עד 6.4 ג'יגה-ביט לשנייה, מכפיל את השיא עבור DDR4.
השינוי הגדול כאן הוא שבדומה למה שראינו בתקנים אחרים כמו LPDDR4 ו- GDDR6, DIMM אחד מחולק לשני ערוצים. במקום ערוץ נתונים אחד של 64 סיביות לכל DIMM, DDR5 יציע שני ערוצי נתונים עצמאיים של 32 ביט לכל DIMM (או 40 סיביות במקרה של ECC). בינתיים, אורך ההתפוצצות של כל ערוץ מוכפל מכ -8 בתים (BL8) ל -16 בתים (BL16), מה שאומר שכל ערוץ יספק 64 בתים לכל תהליך. בהשוואה ל- DDR4 DIMM, DDR5 DIMM הפועל במהירות כפולה מהזיכרון המדורג (מהירויות בסיס זהות) יספק שני תהליכים של 64 בייטים את הזמן שלוקח ל- DDR4 DIMM לספק פעולה יחידה, מכפיל את רוחב הפס האפקטיבי.
באופן כללי, 64 בתים נשארים מספר הקסם של תהליכי זיכרון שכן זהו הגודל הסטנדרטי לקו המטמון. אורך התפוצצות הגדול יותר ב- DDR4 יכול היה להביא ל 128 בייטים, שהם גדולים מדי עבור קו מטמון יחיד, והיו גורמים להפסדי יעילות אם הבקר לא היה שולח ערך שני שורות של נתונים מקושרים. לשם השוואה, מכיוון ששני ערוצי DDR5 אינם תלויים, בקר הזיכרון יכול לבקש 64 בתים ממקומות נפרדים, מה שהופך אותו מתאים יותר לאופן בו המעבדים עובדים בפועל ולהימנע מעונש היעילות.
וקטורים מהירים
למצוא דרכים להגדיל את כמות ההקבלה בתוך זיכרון DAMM ולהגדיל את מהירות האוטובוסים קשה יותר: הרעיון הוא פשוט במושג וקשה יותר ליישום. כדי להכפיל מהירויות זיכרון DDR, על אוטובוס DDR5 לפעול בקצב כפול של DDR4.
כדי להשיג זאת ישנם שינויים רבים ב- DDR5, אך למרבה ההפתעה אין שינויים מהותיים ויסודיים באוטובוס הזיכרון כמו QDR או איתות דיפרנציאלי. במקום זאת, JEDEC הצליחה לפגוע ביעדים שלהם עם גרסה שונה מעט של האוטובוס DDR4 אך עם תנאי הפעלה מחמירים יותר.
לוחות אם פשוטים יותר, DIMMs מורכבים יותר: ויסות מתח ב- DIMM.
יחד עם שינויים מהותיים בצפיפות ובמהירויות הזיכרון, DDR5 משפר גם את מתח ההפעלה של זיכרון DDR. DDR5 יעבוד עם Vdd מ- 1.1v, למטה מ- 1.2V עבור DDR4. זה אמור לשפר את היעילות האנרגטית של הזיכרון של DDR4.
תקן DDR5 כולל גם שינוי די חשוב באופן בו מווסת מתח DIMM. בקיצור, האחריות לוויסות מתח מועברת מלוח האם ל- DIMM, מה שהופך את ה- DIMMs לאחראים על צרכי ויסות המתח שלהם. משמעות הדבר היא ש- DIMMs יכללו כעת ווסת מתח מובנה, וזה תקף לכל דבר, החל מ- UDIMMs ל- LRDIMMs.
על פי JEDEC, הרגולטורים המשולבים עם DIMMs יאפשרו גם סיבולת מתח כוללת טובה יותר, ישפרו את תפוקת ה- DRAM וגם יפחיתו את צריכת החשמל ב- DDR5 ביחס ל- DDR4.
קרא גם:
האם: מדריך קצר למרכיביו ותפקידיו.
ל- DDR5 DIMMs יהיו 288 סיכות, אך עם שינויים ביציאות
DDR5 ישמור על אותם 288 סיכות כמו DDR4. זה מקביל למעבר מ- DDR2 ל- DDR3, בו נשמר מספר 240 הסיכות.
עם זאת, לא ניתן להשתמש ב- DIM5 DIMM ביציאות DDR4. ואילו אוטובוס הפקודה והכתובת הצטמק וחולק עם נחושת שהוקצה מחדש לאוטובוס נתונים של ערוץ זיכרון שני. במקום אוטובוס CA יחיד 24 סיביות, DDR5 יכיל שני אוטובוסים של 7 סיביות CA בערוץ. 7 הוא הרבה פחות ממחצית האוטובוס הישן, ולכן התנאים הסתבכו יותר עבור בקרי זיכרון בתמורה.
ייקחו דגימות וההסמכה תתחיל ב-12-18 החודשים הבאים
עם הכרזת המפרטים והתקנים של JEDEC לזיכרון ddr5, הזמינות של זיכרון המיוצר בתקן זה התקרבה יותר. יצרני הזיכרון הגדולים שהיו מעורבים בפיתוח DDR5 כבר מההתחלה כבר פיתחו DIMMs וכעת הם נערכים להביא את המכשירים המסחריים הראשונים שלהם לשוק.
עקומת האימוץ הכוללת עבור DDR5 צפויה להיות זהה לתקני DDR קודמים. המשמעות היא ש- JEDEC מצפה מ- DDR5 להתחיל להופיע בחומרה תוך 12 עד 18 שנה, והקבוצה גם מצפה ששוק השרתים יהיה שוב הכוח המניע מאחורי האימוץ המוקדם של התקן החדש.
ל- DDR5 יש חיים ארוכים יותר, אם לא מעט יותר, כמו DDR4. ל- DDR3 ו- DDR4 היו שבע שנות מחזור חיים, ו- DDR5 אמורה להיות באותה מידה של יציבות.
בכל מקרה, יצרני הזיכרון הגדולים צפויים להתחיל להעביר את אבות-הטיפוס שלהם ואת ה- DIMMs המסחריים עם ההכרזה על תקן DDR5. עם אימוץ החל ברצינות בשנת 2021. נראה כי השנה הבאה תביא כמה שינויים מעניינים לשווקים.